Inhalt:
Prozessoren
von Thell Michael
Inhalt:
Grundlegende Prozessor Kategorien
Klassifizierungsmodelle
CISC
RISC
POWER
Beurteilungs Methoden/Kriterien
Interne Taktfrequenz
Externe Taktfrequenz
Cache
Sockel
maximale Register Breite
Mips / SPECint / SPECfp
spezielle Zusatzfähigkeiten
Gängige Prozessorfamilien
Intel Kompatible Prozessor Familien
x86er Serie
Pentium
Pentium Pro
Pentium MMX
Pentium II
Pentium II – Celeron
Pentium II – Xeon
AMD
Cyrix
Markt Situation
Preis Situation
Preis / Leistung
Einsatzgebiete
Normal Verbraucher
Server Betrieb
Hochleistungs Rechner
Grundlegende Prozessor Kategorien
Klassifizierungsmodelle
Klassifizierung nach Neumann
Der von-Neumann-Rechner besteht aus folgenden funktionalen Einheiten:
Speicherwerk, das die Daten und die Programme enthält und in logische Einheiten bestimmter 'Breite' aufgeteilt ist. Ein wichtiges Merkmal der Neumann Struktur ist der gemeinsame Speicher für beide Informationsarten.
Rechenwerk (ALU - Arithmetic Logic Unit), das die arithmetische, logischen und Shift-Operationen beherrscht und einen Akkumulator (AKKU) und mindestens einen weiteren Register (Multiplikandenregister) enthält. Die ALU ist das eigentliche Zugpferd des Prozessors, das die Algorithmen abarbeitet.
Leitwerk (CU - Control Unit), das die Befehlsentschlüsselung und die Steuerung der Befehlsausführung übernimmt und das Befehlsregister und den Befehlszähler (PC -- Programm Counter) beinhaltet.
Ein-/Ausgabewerk, das den Transfer der Programme und Daten von und an die Externspeichereinheiten übernimmt.
Diese vier Komponenten sind durch einen Systembus und einen Steuerbus miteinander verbunden. Der Systembus übernimmt den Transport von Daten und Programmbefehlen zwischen den Einheiten. Beim Systembus unterscheidet man zwischen einem Datenbus und einem Adressbus. Der Datenbus überträgt die eigentlichen Informationen, die vom Adressbus referenziert werden.
Klassifizierung nach Flynn
Die Rechnerklassifikation nach Flynn wurde zwar 1966 entwickelt, sie ist aber bis heute die verbreitetste und universellste Klassifikationsmethode geblieben. Das hängt von ihrer Einfachheit und der Beschränkung der Beschreibung auf die Befehls- und Datenströme ab.
Unter einem Befehlsstrom versteht man Maschienenbefehle, die vom Hauptspeicher in das Leitwerk gelangen, und von dort als entschlüsselte Steuerinformationen an das Rechenwerk weitergeleitet werden.
Unter einem Datenstrom versteht man die Daten, die vom Rechenwerk bearbeitet und zwischen dem Speicher und den Prozessorregistern übertragen werden. Das Flynn'sche Klassifikationsschema gibt nun lediglich das einfache oder mehrfache Auftreten von Daten- und Befehlströmen an. Entsprechen gibt es nur vier Kombinationen von diesen Faktoren.
SISD Single Instruction Stream, Single Data Stream
SIMD Single Instruction Stream, Multiply Data Stream
MISD Multiply Instruction Stream, Single Data Stream
MIMD Multiply Instruction Stream, Muliply Data Stream
SISD
Hierunter fallen alle IBM PC's (bis zum P5), Amigas, Ataris (bis inklusive 68040) und auch Mainframes aus den siebziger Jahren (IBM 360/91). Diese Einteilung ist möglich, da SISD nicht besagt, wie das interne Ablaufschema einer CPU aussieht, sondern lediglich wieviele CU's und ACU's integriert sind.
Deswegen ist es z.B. unwichtig, daß der 486er eine parallele Pipeline besitzt, die ihm erlaubt, mehrere Befehle pro Taktzyklus teilweise oder ganz auszuführen, denn es ist immer noch eine ACU, die die Befehle ausführt, ein Leitwerk, das den Ablauf kontrolliert, und ein Datenstrom, der abgearbeitet wird.
Die SIMD-Architektur
Diese Rechnersysteme besitzen ebenfalls nur ein Leitwerk. Der vom Leitwerk entschlüsselte Befehl kann aber gleichzeitig auf mehrere Operanden in mehreren Rechenwerken angewandt werden. Das gleichzeitige Verteilen der Steuerinformationen auf mehrere Verarbeitungseinheiten nennt man Instruction Broadcasting.
Systeme mit solcher Struktur nennt man Arrayrechner oder Feldrechner (nicht Vektorrechner). Sie sind eine Erweiterung der von-Neumann-Struktur.
Man setzt solche Systeme zur Lösung von vollständig parallesierbaren Aufgabentypen, wie z.B. in der Bildverarbeitung ein. Diese Spezialisierung ist zugleich das größte Manko dieser Systeme, so erreicht ILLIAC bei typischen Aufgaben mit seriellen Befehlsanteilen nur 1,5% der theoretischen Gesamtdurchsatzleistung.
Nur Aufgaben mit gleichen Operationen und Feldgrößen von können effizient berechnet werden.
MISD
Bei diesem Rechner steuern mehrere Leitwerke die Bearbeitung eines Datenstroms, was auf den ersten Blick paradox erscheint. Man könnte es sich so vorstellen, daß mehrere Leitwerke oder Prozessoren Befehle auf einen Datenstrom, der fließbandartig vom Rechenwerk zu Rechenwerk verschoben wird, anwenden. Dieses Verschieben und Abarbeiten des Datenstroms zwischen und von mehreren Rechenwerken und Prozessoren nennt man Makro- oder Prozessorpipelining. Diese Betriebsart kann in MIMD Systemen gewählt werden, um ein Datenstrom von spezialisierten Einheiten ausführen zu lassen.
MIMD
Systeme solcher Klassifikation haben mehrere Befehls- und Datenströme.
Häufig sind es mehrere Prozessoren, die zu einem Rechner zusammengefasst werden -- Multiprozessorsysteme. Der Aufbau solcher Systeme ist unterschiedlich. So kann ein MIMD-System aus mehreren SIMD oder SISD Rechnern bestehen. Dies ist ein gutes Konzept, um große Rechenleistungen zu erreichen, da bei solchen parallelisierten Strukturen meist keinerlei Festlegung auf die zu bearbeitende Problemstellung besteht, d.h., das System ist universell einsetzbar.
Des weiteren sind solche Rechner sehr leicht erweiterbar.
Ein Beispiel dafür ist der von dem Amerikanischen Energieministerium bestellte Rechner aus 2345 Pentium Prozessoren, der angeblicherweise als erster die Teraflopgrenze überschreiten soll.
Als existierendes Beispiel möchte ich den Parsytec GC (Grand Challenges) vorstellen. Dieser Rechner aus deutschem Hause ist seit 1991 erhältlich und ist ein „supermassiv paralleler Rechner mit bis zu 16384 Transputern und einer theoretischen
Maximalleistung von 400 GigaFLOPS „.
Transputer
Transputer sind ursprünglich eine Entwicklung der britischen Firma INMOS, später übernommen von SGS Thmoson. Sie sind ideale Prozessoren, um ein MIMD-System aufzubauen.
Sie haben On-Chip-RAM (2k bis n*100k), auf das ohne Waitstates zugegriffen werden kann, sechs Links mit einer Geschwindigkeit von 5, 10, 20 und 100Mbit, die eine schnelle und einfache Kommunikation zwischen den Transputern ermöglichen. Sie sind über diese Links „bootbar“, haben DMA, MMU, Speicher und Interruptkontroller On-Chip. Eigentlich brauchen sie nur Strom, um arbeiten zu können.
Ein T9000 Transputer mit 50 MHz Taktfrequenz hat eine Rechenleistung von 200 native MIPS und 25 MFLOPS.
Seine Befehle sind grundsätzlich 4 Bit breit. Längere Befehle bzw.
Daten werden durch Aneinanderkettung erzeugt. Er ist vor allem durch seine seriellen Links und die einfache Handhabung für den Aufbau parallel arbeitender Netzwerke geeignet.
CISC - Complex Instruction Set Computer
In den siebziger Jahren versuchte man eine größere Performance durch die Verlagerung der Aufgaben in den Prozessor zu erreichen. So entstanden Prozessoren mit riesigem Befehlssatz und verschiedenen Datentypen und Adressierungsarten. Man versprach sich davon eine optimierte Codeproduktion durch den Compiler, kürzere Programme und schnellere Ausführungszeiten. Ein Beispiel dafür ist der 68020, mit Befehlen von einem Byte Länge bis zur 11 Byte und einer CU, die 60% der Chipfläche einnimmt.
Da zu jener Zeit das Mikroprogrammwerk der Prozessoren um ein vielfaches schneller als der Hauptspeicher war, bedeutete das keinen Nachteil für die CISC-Rechner. Erst als die Speicherbausteine schnell und billig wurden, und damit der Geschwindigkeitsvorteil von Mikroprogrammen gegenüber Assemblerprogrammen verlorenging, zeichneten sich eine Kehrtwende im Prozessorbau an. Sie wurde von Studien der Prozessorhersteller DEC und IBM unterstützt, die besagen, daß man eine Laufzeit des Code verbessern kann, indem man dem Compiler nur ein Bruchteil des Befehlssatzes überläßt. Die Analyse der gängiger Programme zeigte, daß die Compiler einen Code erzeugten, der nur in sehr kleinem Umfang prozessorspezifische Befehle benutzt.
Ein Grund dafür ist die angestrebte Portierbarkeit. Des weiteren ergeben sich bei CISC-Maschinen Probleme rein technischer Natur.
So steigt der Aufwand z.B. für die Verwaltung einer Pipeline überproportional mit der Anzahl der Befehle.
Befehl
Relative Häufigkeit
Bedingte Sprünge
11%
Unbedingte Sprünge
1%
Load
18%
Store
8%
Arithmetik
39%
Rest
23%
Typische Vertreter:
Intel Prozessorfamilie 80x86er bis einschließlich (Pentium).
RISC - Reduced Instruction Set Computer
Die Folge war, daß man Prozessoren mit einigen wenigen, wirklich notwendigen Befehlen baute.
Kriterien der RISC-Maschienen:
Ausführung nahezu aller Maschinenbefehle in einem Taktzyklus
Hauptspeicherzugriffe erfolgen nur mittels der Befehle Load und Store.
Alle anderen Operationen werden allein auf die Registeroperanden ausgeführt.
Weniger Befehlstypen und Adressierungsarten. Konzentration auf wirklich erforderliche und einfach zu realisierende Befehlstypen und Adressierungsmodi.
Möglichst einheitliches Befehlsformat mit gleichbleibender inhaltlicher Bedeutung der Bitfelder. Möglichst geringes
Decodierungsformat für alle Befehle.
Verzicht auf Mikrobefehlsebene.
Die Operationssteurung des Leitwerks wird durch fest verdrahtete Hardware realisiert.
Verringerung der Hardware-Komplexität durch Arbeitsverlagerung in den Compiler. Delegation von Steuerungsaufgaben an optimierende Compiler.
Streben nach einfachen regulären Hardwarestrukturen auf dem Chip und Verringerung der Anzahl der für die CPU erforderlichen Transistorfunktionen.
Ein weiteres Merkmal der RISC-Prozessoren ist die große Anzahl von Registern.
Um der Software zu helfen so viele Register sinnvoll auszulasten, stellt man jedem Codestück (Prozedur) oder Task ein Registerfenster aus 8 lokalen Register, 8 Ausgaberegister und 8 Eingaberegister zur Verfügung.
Die Eingaberegister überlappen mit den Ausgaberegistern des nächsten Registerfensters. Damit kann man z.B. Parameter zum Unterprogramm übergeben, ohne dabei auf den Stack, der sich im Hauptspeicher befindet, zu schreiben. Der Taskwechsel gestaltet sich auch einfacher, da nur der Zeiger auf das aktuelle Fenster erhöht oder erniedrigt werden muß.
Die Trennung vom Befehls und Datenstrom ist in den RISC-Architekturen auch häufig vorzufinden.
Dies geschieht, um die hohen Speicherbandbreiten zu senken. So wird auch beim Pentium der Daten- und Befehlsstrom separat gecacht.
Typische Vertreter:
Intel Prozessorfamilie ab dem Pentium Pro.
Alpha Prozessoren
POWER – Performance Optimization with Enhanced Risc
Der POWER Performance Chip ist eine Weiterentwicklung des RISC-Konzept´s durch
IBM, Motorola und Apple. Hierbei handelt es sich um eine 32bit Variante des herkömmlichen RISC-Chips.
Für den High End Bereich der RS/6000 Systeme wurde mit der POWER2SC (Super Chip) Variante eine 64bit Version entwickelt.
Beurteilungs Methoden/Kriterien
Interne Taktfrequenz
Gibt an mit welcher Taktfrequenz der Prozessor auf die im Chip integrierten Komponente zugreifen kann.
z.B. First Level Cache, Register, ...
Externe Taktfrequenz
Gibt an mit welcher Taktfrequenz der Prozessor auf die nicht im Chip integrierten Komponente zugreifen kann.
z.B. Second Level Cache, Speicher, ...
Cache
Der Cache besteht normalerweise aus den schnellen SRAM Bausteinen und wird anhand seiner Positionierung in drei Kategorien unterteilen.
First Level Cache
Second Level Cache
Integrated Second Level Cache
Der First Level Cache ist im Prozessor integriert und wird mit dem vollen Prozessortakt angesprochen.
Der Second Level Cache befindet sich am Motherboard und wird nur mit der externen Taktfrequenz angesprochen.
Der Integrated Second Level Cache befindet sich am Prozessormodul und wird bei vielen Modellen mit der vollen Taktfrequenz angesprochen.
Sockel
Die Entscheidung des Sockels ist für die Weiterverwendung des Motherboards beim Kauf eines neuen Prozessors wichtig.
Derzeit gängige Slots sind: Socket 7,Socket 8, Slot 1, Slot 2, .
..
maximale Register Breite
Die maximale Registerbreite legt folgendes fest:
den maximale adressierbaren Speicherbereich
Zahlenbereich für direkte Arithmetische Berechnungen
Mips/ SPECint / SPECfp
Mips: Million Instructions per Second
Mips dienen zur Angabe der Prozessorleistung. Dabei muß man aber zwischen
RISC und CISC Prozessoren unterscheiden. (Nicht vergleichbar!)
SPEC-Marks: System Performance Evaluation Cooperative
SPEC wurde von den Firmen SUN, MIPS, HP und Apollo 1988 gegründet,
um eine objektive Leistungsmessung unterschiedlicher Systeme und
Einsatzbereiche zu ermöglichen.
SPECint und SPECfp dienen zur Angabe der Integer bzw.
Floatingpoint
Leistung eines Prozessors.
Spezielle Zusatzfähigkeiten
Speculative Execution
Der Prozessor bereitet lädt Daten aus dem Speicher, die er vermutlich brauchen wird, bevor diese explizit angefordert werden.
Branch Prediction
Der Prozessor bereitet während freier Taktzyklen Daten vor, die er vermutlich brauchen wird.
Superpiplines
Die Anzahl der Pipelines ist stark erhöht um eine schnellere Befehlsabarbeitung zu gewährleisten.
Superskalarität
Der Prozessor kann zwei, bzw. mehrere Befehle gleichzeitig abarbeiten, wenn der Code zuvor für diesen Prozessortyp optimiert wurde.
Gängige Prozessorfamilien
Intel Kompatible Prozessor Familien
x86er Serie
CISC
Modelle: 8086: 4.77, 8, 10
8088: 4.77, 8
80286: 6, 8, 10, 12, 16, 20
80386: SX-16, SX-20, SX-25, SX-33, DX-16, DX-20, DX-25, DX-33,
DX-33, DX-66
80486: SX-16, SX-20, SX-25, SX-33, DX-25, DX-33, DX-50, DX2-50,
DX2-66, DX2-80, DX4-100
Pentium
CISC
2 32 Bit Integer Pipelines
pro Takt 2 Befehle gleichzeitig
16 KByte First Level Cache
64 Bit Speicher Interface
8 32 Bit Universal Register
8 80 Bit Gleitkomma Register
Modelle: 60, 66, 75, 90, 100, 120, 133, 150, 166, 200
Version
60
66
75
90
100
120
133
150
166
200
Introduced
Mar. 1993
Oct. 94
Mar. 1994
Mar.
1995
June 1995
Jan. 1996
June 1996
Processor Generation
Fifth
Motherboard Gen.
Fifth
Memory Bus (MHz)
60
66
50
60
66
60
66
60
66
Proc. Clock Multiplier
1.0
1.5
2.
0
2.5
3.0
Processor Speed (MHz)
60
66
75
90
100
120
133
150
166
200
Circuit Size CPU(microns)
0.8
0.6
0.6/0.
3
0.35
Size (mm^2)
295
147
147/90
90
Transistors (millions)
3.1
3.2
3.3
Core Voltage
5
3.3
Motherboard Interface
Socket 4
Socket 5, Socket 7
Socket 7
Databus Bandwidth mb/sec
457.
8
508.6
381.5
457.8
508.6
457.8
508.
6
457.8
508.6
Max. Adressable Memory
4 GB
L2 Cache Type
Mother board
L2 Cache Size
256 KB – 512 KB
Register Size (bits)
32
Pipeline Depth
5
L1 Cache Size
8 KB Data, 8KB Instruction
Pentium Pro
RISC
3fach Superskalar
14 stufig Superpipelined
2 Chips
16 KByte First Level Cache
Keramik Gehäuse
Modelle: 150, 166, 180, 200(256kb), 200(512kb), 200(1Mb)
Version
150
166
180
200(256)
200(512)
200(1024)
Introduced
Nov. 95
1996
Jän. 97
Processor Generation
Sixth
Motherboard Gen.
Sixth
Memory Bus (MHz)
60
66
60
66
Proc. Clock Multiplier
2.5
3.0
Processor Speed (MHz)
150
166
180
200
Circuit Size CPU(microns)
0.6
0.35
Size (mm^2)
307
196
Transistors (millions)
5.
5
Core Voltage
3.1
3.3
Motherboard Interface
Socket 8
Databus Bandwidth mb/sec
457.8
508.6
457.8
508.
6
Max. Adressable Memory
64 GB
L2 Cache Type
Integrated, nonblocking
L2 Cache Size
256 KB
512 KB
256 KB
512 KB
1 MB
Register Size (bits)
32
Pipeline Depth
14
L1 Cache Size
8 KB Data, 8 KB Instruction
Pentium MMX
32 Kbyte First Level Cache
57 neue Instruktionen (gegenüber Pentium)
Modelle: 166, 200, 233
Version
PR-166
PR-200
PR-233
Introduced
Jan. 1997
June 1997
Processor Generation
Fifth
Motherboard Gen.
Fifth
Memory Bus (MHz)
66
Proc. Clock Multiplier
2.5
3.
0
3.5
Processor Speed (MHz)
166
200
233
Circuit Size CPU(microns)
0.35
Size (mm^2)
141
Transistors (millions)
4.5
Core Voltage
2.8
Motherboard Interface
Socket 7 with 2.8V Core
Databus Bandwidth mb/sec
508.
6
Max. Adressable Memory
4 GB
L2 Cache Type
Motherboard
L2 Cache Size
256 KB – 512 KB
Register Size (bits)
32
Pipeline Depth
6
L1 Cache Size
16 KB Data + 16 KB Instruction
Pentium II
Single Edge Connector
Slot 1
100 MHz Systembus
Kombination Pentium Pro und Pentium MMX
Modelle: 233, 266, 300, 333, 350, 400, 450
Version
233
266
300
333
Introduced
May 1997
Feb 1998
Processor Generation
Sixth
Motherboard Gen.
Sixth
Memory Bus (MHz)
66
Proc. Clock Multiplier
3.5
4.0
4.
5
5.0
Processor Speed (MHz)
233
266
300
333
Circuit Size CPU(microns)
0.35
0.25
Size (mm^2)
203
??
Transistors (millions)
7.5
Core Voltage
2.8
2.
0
Motherboard Interface
Slot 1
Databus Bandwidth mb/sec
508.6
Max. Adressable Memory
64 GB
L2 Cache Type
Sec, nonblocking
L2 Cache Size
512 KB
Register Size (bits)
32
Pipeline Depth
14
L1 Cache Size
16 KB Data, 16 KB Instruction
Pentium II – Celeron
geringere Second Level Cache
höhere externer Takt
Modelle: 266, 300, 300A, 333A
Pentium II – Xeon
Slot 2
größerer Second Level Cache
ECC
PIROM
SMBus
Modelle: 450
AMD
80486DX5-133
AMD-K5
auf RISC basierende interne Architektur
guter Cache Zugriff
Modelle: 75, 90, 100, 120, 133, 166
Version
75
90
100
120
133
166
Introduced
1995
1996
1997
Processor Generation
Fifth
Motherboard Gen.
Fifth
Memory Bus (MHz)
50
60
66
60
66
Proc. Clock Multiplier
1.5
1.
75
Processor Speed (MHz)
75
90
100
120
133
166
Circuit Size CPU(microns)
0.35
Size (mm^2)
161
Transistors (millions)
4.3
Core Voltage
3.52
Motherboard Interface
Socket 7
Databus Bandwidth mb/sec
381.5
457.8
508.
6
457.8
508.6
Max. Adressable Memory
4 GB
L2 Cache Type
Motherboard
L2 Cache Size
256 KB – 512 KB
Register Size (bits)
32
Pipeline Depth
5
L1 Cache Size
8 KB Data, 16 KB Instruction
AMD-K6
größerer First Level Cache
höhere Integerleistung
Modelle: 166, 200, 233, 266, 300, 333, 350, 366, 380, 400
Version
K6-166
K6-200
K6-233
K6-266
Introduced
April 97
Mar.1998
Processor Generation
Sixth
Motherboard Gen.
Fifth
Memory Bus (MHz)
66
Proc.
Clock Multiplier
2.5
3.0
3.5
4.0
Processor Speed (MHz)
166
200
233
266
Circuit Size CPU(microns)
0.35
0.
25
Size (mm^2)
166
68
Transistors (millions)
8.8
Core Voltage
2.9
3.2
2.2
Motherboard Interface
Socket 7
Databus Bandwidth mb/sec
508.6
Max.
Adressable Memory
4 GB
L2 Cache Type
Motherboard
L2 Cache Size
256 KB – 1 MB
Register Size (bits)
32
Pipeline Depth
6
L1 Cache Size
32 KB Data, 32 KB Instruction
Cyrix
Cyrix 5x86-100/5x86-120
Cyrix 6x86MX ("M2")
großer First Level Cache
optimiert für 32bit Code
Modelle: 166, 200, 233
Version
PR-166
PR-200
PR-233
Introduced
June 97
Processor Generation
Sixth
Motherboard Gen.
Fifth
Memory Bus (MHz)
60
66
75
Proc. Clock Multiplier
2.5
Processor Speed (MHz)
166
200
233
Circuit Size CPU(microns)
0.35
Size (mm^2)
197
Transistors (millions)
6.0
Core Voltage
2.
9
Motherboard Interface
Socket 7
Databus Bandwidth mb/sec
457.8
508.6
575.2
Max. Adressable Memory
4 GB
L2 Cache Type
Motherboard
L2 Cache Size
256 KB – 512 KB
Register Size (bits)
32
Pipeline Depth
7
L1 Cache Size
64 KB Unified + 0.25 KB Instruction
Markt Situation
Preis Situation
Preissituation Anfang Jänner:
Typ
Modell
Preis
AMD
K6-2 3D 300
1349.
-
AMD
K6-2 3D 333
1479.-
AMD
K6-2 3D 350
1949.-
AMD
K6-2 3D 366
2199.-
AMD
K6-2 3D 380
2499.-
AMD
K6-2 3D 400
3499.-
Intel Pentium
166MHz
829.
-
Intel Pentium
233MMX
1599.-
Intel Celeron A
300MHz
1299.-
Intel Celeron
333MHz
1499.-
Intel Celeron
366MHz
2299.-
Intel Pentium II
333MHz
2999.-
Intel Pentium II
350MHz
3349.
-
Intel Pentium II
400MHz
5349.-
Intel Pentium II
450MHz
8489.-
Preis / Leistung
Von den derzeitig gängigen Systemen bieten folgende ein recht gutes Preis/Leistungs Verhältnis:
Intel Celeron 333
AMD K6-2 3D 366
Einsatzgebiete
Normal Verbraucher
Für normal Verbraucher sind derzeit Intel Pentium II - Systeme bis zu 350 Mhz bzw. Intel Celeron – Systeme zu empfehlen.
Server Betrieb
Für den Server Betrieb im kleineren Sinne sind derzeit Intel Pentium Pro – Systeme bzw. für fortgeschrittene Netze Intel Pentium II – Xeon – Systeme zu empfehlen.
Hochleistungs Rechner
Bei Hochleistungs Rechnern sollte man vom derzeitigen Angebot von Intel, AMD und Cyrix abstand nehmen und auf hochleistungs RISC-Prozessoren des Types POWER oder noch besser Alpha, deren Preise in den Bereich, für sterbliche erreichbar, gefallen sind, zurückgreifen.
| Anmerkungen: |
| impressum | datenschutz
© Copyright Artikelpedia.com
